您现在的位置是：主页 > 分析 >
台积电 2nm 工艺涨价惊人！一块晶圆逼近 22 万元
发布时间：2024年12月16日 18时21分47秒 分析 人已围观
简介台积电 N2 制程预计明年下半年量产，目前正努力完善技术以提高良率，有员工透露团队已成功开发出相关技术。...
据计划，台积电最新的 N2（2nm）制程预计于明年下半年开始量产。目前，台积电正全力以赴完善该技术，以降低可变性和缺陷密度，从而提高良率。
不久前，一位台积电员工透露，该团队已成功将 N2 测试芯片的良率提高了 6%，为公司客户“节省了数十亿美元”。
最新爆料称，台积电 N2 目前的良率已达 60%。不过，这些信息尚未得到进一步证实。
上周在美国旧金山举行的 IEEE 国际电子设备会议（IEDM）上，台积电研发和先进技术副总裁 Geoffrey Yeap 分享了 N2 制程工艺的更多细节。
N2 制程在相同电压下可将功耗降低 24%至 35%，或使性能提高 15%，晶体管密度比上一代 3nm 工艺高 1.15 倍。这些指标的提升主要得益于台积电的新型全环绕栅极（GAA）纳米片晶体管，以及 N2 NanoFlex 设计技术的协同优化和其他增强功能。
其中，全环绕栅极纳米片晶体管允许设计人员调整通道宽度，以平衡性能和功率效率。
Geoffrey Yeap 进一步解释道，N2 是台积电“四年多的劳动成果”，如今的 FinFET 晶体管核心有一个垂直的硅片，而全环绕栅极纳米片晶体管则是一堆狭窄的硅带。
这种差异不仅能更好地控制流经器件的电流，还让工程师能通过制造更宽或更窄的纳米片来生产更多种类的器件。
FinFET 只能通过乘以器件中的翅片数量来提供这种多样性，比如具有一个、两个或三个翅片的器件。
但全环绕栅极纳米片为设计人员提供了介于两者之间的渐变选择，比如相当于 1.5 个翅片或其他可能更适合特定逻辑电路的数值。
台积电将该技术称为 Nanoflex，允许在同一芯片上使用不同的纳米片宽度构建不同的逻辑单元。窄器件制成的逻辑单元可能构成芯片上的通用逻辑，而具有更宽纳米片、能驱动更多电流和更快开关的逻辑单元则可构成 CPU 内核。
简单来说，该技术使设计人员能开发出面积最小、功率效率更高的窄单元，或为实现最佳性能而优化的宽单元。
该技术还包括六个电压阈值电平（6Vt），范围为 200mV，采用台积电第三代基于偶极子的集成实现，同时具有 n 型和 p 型偶极子。
N2 制程在工艺和器件层面的创新旨在通过细化片材厚度、结、掺杂剂活化和应力工程等提高晶体管驱动电流，同时降低有效电容（Ceff）以实现一流的能效。
